### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平6-250751

(43)公開日 平成6年(1994)9月9日

| (51)Int.Cl. <sup>5</sup> |      | 識別記号 | 庁内整理番号   | FΙ | 技術表示箇所 |
|--------------------------|------|------|----------|----|--------|
| G05F                     | 3/30 |      | 4237-5H  |    |        |
| H 0 3 F                  | 1/30 | В    | 8522-5 J |    |        |

審査請求 未請求 請求項の数2 OL (全 10 頁)

| (21)出願番号 | 特願平5-33674      | (71)出願人 | 000003078            |
|----------|-----------------|---------|----------------------|
|          |                 |         | 株式会社東芝               |
| (22)出願日  | 平成5年(1993)2月23日 |         | 神奈川県川崎市幸区堀川町72番地     |
|          |                 | (72)発明者 | 藤井 和仁                |
|          |                 |         | 神奈川県川崎市幸区堀川町580番1号 株 |
|          |                 |         | 式会社東芝半導体システム技術センター内  |
|          |                 | (72)発明者 | 北川 信孝                |
|          |                 |         | 神奈川県川崎市幸区堀川町580番1号 株 |


式会社東芝半導体システム技術センター内 (74)代理人 弁理士 鈴江 武彦

## (54)【発明の名称】 基準電圧回路

### (57) 【要約】

【目的】本発明は、基準電圧の値が素子のバラツキに影響されず、かつ温度や電源電圧にも依存しない基準電圧 回路を提供することを目的とする。

【構成】電源電位VDDに一端が接続された第1及び第2の定電流源13、14と、ベース及びコレクタが接地電位に接続され、エミッタが上記第1の定電流源13の他端に接続されたPNP型のトランジスタ11と、ベース及びコレクタが接地電位に接続され、エミッタが上記第2の定電流源14の他端に接続されたPNP型のトランジスタ12と、正及び負の入力端子及び出力端子を有し、正の入力端子が上記トランジスタ11のエミッタに接続された演算増幅器17と、上記演算増幅器17の負の入力端子と上記トランジスタ12のエミッタとの間に接続された第1の負荷15と、上記演算増幅器の負の入力端子と出力端子との間に接続された第2の負荷16とを具備したことを特徴とする。



#### 【特許請求の範囲】

【請求項1】 第1の電位にそれぞれの一端が接続された第1及び第2の定電流源と、

ベース及びコレクタが第2の電位に接続され、エミッタが上記第1の定電流源の他端に接続された第1のバイポーラトランジスタと、

ベース及びコレクタが第2の電位に接続され、エミッタが上記第2の定電流源の他端に接続され、上記第1のバイポーラトランジスタと同一極性の第2のバイポーラトランジスタと、

正及び負の入力端子及び出力端子を有し、正の入力端子 が上記第1のバイポーラトランジスタのエミッタに接続 された演算増幅器と、

上記演算増幅器の負入力端子と上記第2のバイポーラトランジスタのエミッタとの間に接続された第1の負荷と、

上記演算増幅器の負の入力端子と出力端子との間に接続された第2の負荷とを具備したことを特徴とする基準電圧回路。

【請求項2】 第1の電位にそれぞれの一端が接続された第1及び第2の定電流源と、

アノード、カソードの一方が上記第1の定電流源の他端に接続され、アノード、カソードの他方が第2の電位に接続された第1のダイオードと、

アノード、カソードの一方が上記第2の定電流源の他端に接続され、アノード、カソードの他方が第2の電位に接続された第2のダイオードと、

正及び負の入力端子及び出力端子を有し、正の入力端子が上記第1のダイオードのアノード、カソードの一方に接続された演算増幅器と、

上記演算増幅器の負の入力端子と上記第2のダイオード のアノード、カソードの一方との間に接続された第1の 負荷と、

上記演算増幅器の負の入力端子と出力端子との間に接続された第2の負荷とを具備したことを特徴とする基準電 圧回路。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】この発明は半導体集積回路装置に 内蔵可能な基準電圧回路に係り、特に出力電圧値が素子 特性のバラツキや温度変化、電源電圧値等に影響されな い基準電圧回路に関する。

#### [0002]

【従来の技術】半導体集積回路装置に内蔵可能な基準電 圧回路として、従来では図18や図19に示すようなも のが知られている。

【0003】図18の基準電圧回路は2個のバイポーラトランジスタ111、112、4個の抵抗113~116及び演算増幅器117によって構成されている。この基準電圧回路では、上記トランジスタ111、112に流れる電流I1

, I2 の値を異ならせ、それぞれの電流によって抵抗 113、114に電圧降下を起こさせ、両降下電圧を演算増 幅器 117の負及び正の入力端子に供給すると共に、演算 増幅器 117の出力を両トランジスタ 111、112のベース に供給して負帰還をかけている。

【0004】この基準電圧回路は、バイポーラトランジスタと抵抗の特性とにより所望の動作点で動作し、その結果、基準電圧Vref が演算増幅器 117の出力として得られる。

【0005】一方、図19の基準電圧回路は4個のNチャネルMOSトランジスタ121~124、電流源125及び演算増幅器126によって構成されている。上記MOSトランジスタ121、122は互いに閾値電圧が異なるように設定されており、両トランジスタ121、122に流れる電流値が等しくなるように、演算増幅器125によって一方のトランジスタ121に負帰還をかけ、これにより両トランジスタ121、122の閾値電圧の差を基準電圧Vrefとして得るようにしている。

【0006】しかしながら、図18の従来回路では、バイポーラトランジスタ111、112の特性のバラツキ、特に電流増幅率hfe、ベース・エミッタ間電圧VBEーベース電流IB特性のバラツキや、抵抗113~116の値のバラツキ等により、得られる基準電圧Vrefの値は大きく影響を受け、変動してしまう。つまり、素子感度が大きいという欠点がある。

【0007】一方、図19の従来回路では、個々のトランジスタの閾値電圧のバラツキ、特に121と122の閾値電圧の差のバラツキが直接、基準電圧Vrefに影響を与えるため、この場合にも素子感度が大きいという欠点がある。また上記両従来回路は共に、量産時の基準電圧のバラツキが大きく、量産に向かないとい欠点もある。さらに、上記両従来回路では、所望の動作点以外にも動作点が存在し、安定回路やスタートアップ回路を必要とする欠点がある。

#### [0008]

【発明が解決しようとする課題】このように従来回路では素子感度が大きい、量産に向かない、安定回路やスタートアップ回路を必要とする等の欠点がある。

【0009】この発明は上記のような事情を考慮してなされたものであり、その目的は、基準電圧の値が素子のバラツキに影響されず、かつ温度や電源電圧にも依存しない基準電圧回路を提供することにある。

### [0010]

【課題を解決するための手段】この発明の基準電圧回路は、第1の電位にそれぞれの一端が接続された第1及び第2の定電流源と、ベース及びコレクタが第2の電位に接続され、エミッタが上記第1の定電流源の他端に接続された第1のバイポーラトランジスタと、ベース及びコレクタが第2の電位に接続され、エミッタが上記第2の定電流源の他端に接続され、上記第1のバイポーラトラ

ンジスタと同一極性の第2のバイポーラトランジスタと、正及び負の入力端子及び出力端子を有し、正の入力端子が上記第1のバイポーラトランジスタのエミッタに接続された演算増幅器と、上記演算増幅器の負の入力端子と上記第2のバイポーラトランジスタのエミッタとの間に接続された第1の負荷と、上記演算増幅器の負の入力端子と出力端子との間に接続された第2の負荷とを具備したことを特徴とする。

#### [0011]

【作用】ベース及びコレクタが接続された第1及び第2のバイポーラトランジスタはダイオードとして作用し、第1及び第2の定電流源から定電流が供給されることにより、それぞれに順方向電圧降下が生じる。この降下電圧に対して電流値は対数に圧縮され、その特性の傾きは物理特性で決まる安定した特性を示し、バイポーラトランジスタの電流増幅率には影響されない。従って、特性は素子間のバラツキの影響を受けない。しかし、この特性は温度によって変化する。そこで、両降下電圧を第1、第2の負荷及び演算増幅器からなる回路によって増幅することにより、温度変化の影響を受けない基準電圧を得ることができる。

### [0012]

【実施例】以下、図面を参照してこの発明を実施例により説明する。

【0013】図1はこの発明に係る基準電圧回路の第1の実施例による構成を示す回路図である。図において、11及び12はそれぞれ120のア型のバイポーラトランジスタ、13及び14は電流値が11、120の定電流源、15は第10負荷、16は第20負荷、17は演算増幅器である。

【0014】上記両トランジスタ11、12のコレクタ及びベースは共に0Vの接地電位に接続され、両トランジスタ11、12はダイオード接続されている。上記定電流源13は、正極性の電源電位VDDと上記トランジスタ11のエミッタとの間に接続されている。上記定電流源14は、電圧VDDと上記トランジスタ12のエミッタとの間に接続されている。上記第1の負荷15は、上記トランジスタ12のエミッタと上記演算増幅器17の負側の入力端子との間に接続されている。上記第2の負荷16は、上記演算増幅器17

の正側の入力端子と出力端子との間に接続されている。 図2は上記図1の実施例回路の第1、第2の負荷15、16 を具体化した図であり、第1、第2の負荷15、16として 抵抗18、19が使用されている。

【0015】図2のような構成において、ダイオード接続されたトランジスタ11、12のベース・エミッタ間には、定電流源の電流値 I1、I2に応じた電圧降下VBEが生じる。いま、定電流源の電流値に I1>I2という関係があるとすると、トランジスタ11のベース・エミッタ間電圧降下をVBE1、トランジスタ12のベース・エミッタ間電圧降下をVBE2とすると、トランジスタ11、12のエミッタ電位 V1(=VBE1)、V2(=VBE2)は図3の特性図に示すように、V1>V2の関係が成立する。そして、トランジスタ11のエミッタ電位 V1は演算増幅器17の正側の入力端子に直接に入力され、トランジスタ12のエミッタ電位 V2は抵抗18を介して演算増幅器17の負側の入力端子に入力される。ここで、演算増幅器17の出力端子 VOUTから出力される電圧 Vrefは、抵抗18、19の抵抗値を R1、R2とすると、次式で与えられる

【0016】 【数1】

Vref = VBEI + 
$$\frac{R2}{RI}$$
 (VBE I - VBE2)  
= (I +  $\frac{R2}{RI}$  ) VBEI -  $\frac{R2}{RI}$  VBE2 ----- (I)

いま、VBE1 、VBE2 の温度に対する変化率(偏微分値)を

【0017】 【数2】

とすると、Vref の温度に対する変化率(偏微分値)は 次の式で与えられる。

【0018】 【数3】

<u>aVref</u> = (I + R2) aVBEI - R2 aVBE2

ここで、2式の右辺の値が 0、 の 1 9 】
AT aT aT a aVBE2 aT a average aver

$$\frac{R2}{RI} \frac{\partial VBE2}{\partial T} = (1 + \frac{R2}{R1}) \frac{\partial VBE2}{\partial T} ----(3)$$

となるように(R2  $\angle$  R1 )の値を決定すれば、V refの値は温度、電源電圧V DDの値に依存せず、一定になる。

【0020】このように上記実施例回路によれば、バイ

ポーデトランジスタのベースとコレクタを接続してダイオードとして使用することにより、トランジスタ11、12のエミッタ電位 VBE1 、VBE2 は素子間でバラツキが大きいhfeの影響を受けない。また、バイポーラトランジスタ11、12を流れる電流が多少変化しても、電流値は対数に圧縮されるため、上記両エミッタ電位 V1、V2 は非常にパラツキが少なく、安定する。また、第1、第2の負荷15、16として、図2に示すように抵抗18、19を用いた場合には、抵抗率が素子により変化しても、抵抗比(R2 / R1)は変化しないため、出力電圧 Vref は素

子の影響を受けにくく、極めて安定した電圧となる。

【0021】従って、基準電圧Vref の素子感度が極めて小さく、かつ量産時のバラツキを小さくすることができて量産に好適であり、また従来回路のような安定回路やスタートアップ回路は不要である。次にこの発明の第2の実施例を説明する。

【0022】図4はこの発明に係る基準電圧回路の第2の実施例による構成を示す回路図である。上記第1の実施例回路ではPNP型のバイポーラトランジスタ11、12を用いる場合を説明したが、この実施例回路ではPNP型ではなくNPN型のバイポーラトランジスタ21、22を用いるようにしたものである。なお、図1の実施例回路と対応する箇所には同じ符号を付してその説明は省略する。

【0023】上記両トランジスタ21、22のコレクタ及びベースは共に正極性の電源電位VDDに接続され、この場

合も両トランジスタ21、22はダイオード接続されている。また、定電流源13は、上記トランジスタ21のエミッタと0Vの接地電位との間に接続されている。定電流源14は、上記トランジスタ22のエミッタと接地電位との間に接続されている。

【0024】図5は上記図4の実施例回路の第1、第2の負荷15、16を具体化した図であり、第1、第2の負荷15、16として、前記図2の場合と同様に抵抗18、19が使用されている。この実施例回路の場合、トランジスタ21、22のエミッタ電位V1、V2はそれぞれ、VDD-VBE1、VDD-VBE2となる。ここで、抵抗18、19の抵抗値を前記の場合と同様にR1、R2とすると、演算増幅器17の出力端子VOUTから出力される電圧Vrefは次式で与えられる。

【0025】 【数5】

$$\frac{\partial Vref}{\partial T} = -(1 + \frac{R2}{R1}) \frac{\partial VBE1}{\partial T} + \frac{R2}{R1} \frac{\partial VBE2}{\partial T} -----(5)$$

【0027】ここで、上記5式の右辺の値が0、つまり上記3式が成立するように(R2/R1)の値を決定すれば、VDDを基準にしたVrefの値は温度、電源電圧VDDの値に依存せず、一定になる。

【0028】なお、上記各実施例において、バイポーラトランジスタ11、12または21、22はそれぞれ1個ずつ設ける場合について説明したが、これは複数個を並列接続するようにしてもよい。

【0029】図6はこの発明に係る基準電圧回路の第3の実施例による構成を示す回路図である。この実施例回路は、上記図1、図2に示す第1の実施例回路におけるPNP型のバイポーラトランジスタ11、12の替えてダイオード23、24を用いるようにしたものであり、この実施例回路で得られる効果は第1の実施例回路の場合と同様である。

【0030】図7はこの発明に係る基準電圧回路の第4の実施例による構成を示す回路図である。この実施例回路は、上記図4、図5に示す第2の実施例回路におけるNPN型のバイポーラトランジスタ21、22の替えてダイオード23、24を用いるようにしたものであり、この実施例回路で得られる効果は第2の実施例回路の場合と同様である。なお、この第4の実施例及び前記第3の実施例においても、それぞれ複数個のダイオードを直列接続して使用するようにしてもよい。

【0031】図8はこの発明に係る基準電圧回路の第5の実施例による構成を示す回路図である。この実施例回路は、前記図1に示す第1の実施例回路の定電流源13、

14と第1、第2の負荷15、16を具体化したものである。 ここで、第1、第2の負荷15、16は、前記図2の回路の 場合と同様に抵抗18、19によって構成されている。

【0032】一方、2個の定電流源13、14は4個のPチ ャネルMOSトランジスタ31~34と2個のNチャネルM OSトランジスタ35、36及び抵抗37によって構成されて いる。上記2個のPチャネルMOSトランジスタ31、32 のソースは共にVDDに接続され、また両トランジスタ3 1、32のゲートは共通に接続され、さらに一方のトラン ジスタ32のゲート・ドレイン間は共通に接続されてい る。すなわち、上記両トランジスタ31、32はカレントミ ラー回路を構成している。また、上記残り2個のPチャ ネルMOSトランジスタ33、34のソースも共にVDDに接 続され、両トランジスタ33、34のゲートは上記トランジ スタ32のゲート・ドレイン共通接続点に接続されてい る。そして、上記トランジスタ33のドレインは前記バイ ポーラトランジスタ11のエミッタに、上記トランジスタ 34のドレインは前記バイポーラトランジスタ12のエミッ タにそれぞれ接続されている。

【0033】上記トランジスタのドレインには上記抵抗37の一端及び上記NチャネルMOSトランジスタ35のゲートに接続されている。また、上記抵抗37の他端は上記トランジスタ35のドレインに接続され、このトランジスタ35のソースは接地電位に接続されている。さらに、上記トランジスタ32のゲート・ドレイン共通接続点には上記NチャネルMOSトランジスタ36のドレインが接続されている。このトランジスタ36のゲートは上記トランジ

スタ35のドレインに接続され、ソースは接地電位に接続 されている。

【0034】上記のように構成された定電流源はMOSトランジスタからなるカレントミラー回路と抵抗を用いた良く知られたものであり、抵抗37の値と2個のPチャネルMOSトランジスタ33、34の素子サイズに応じて前記電流値I1、I2の値が決定されるものである。

【0035】この実施例回路において、トランジスタ11に流れる電流 I1 を $10\mu$ A、トランジスタ12に流れる電流 I2 を $1\mu$ Aとした時、常温(Ta=27°C)の時のVBE1、VBE2の値はそれぞれ676 mV、613 m V、高温(Ta=60°C)の時のVBE1、VBE2の値はそれぞれ633 mV、563 mVとなり、VBE1、VBE2の偏微分値はそれぞれ-1.3 mV/deg、-1.5 mV/deg となる。この時、抵抗18、19の値R1、R2をそれぞれ100 KQ、650 KQとすると、Vrefの値は常温時に1085.5 mV、高温時に1088 mV が得られた。

【0036】このとき、図示のような構成の定電流源によって、温度及び電源電圧の影響の少ない安定した電流 I1、I2 が得られる。また、電流 I1、I2 の多少の変化は前記のように対数圧縮されるので、トランジスタ 11、12のVBEに対する影響はほとんどない。

【0037】図9はこの発明に係る基準電圧回路の第6の実施例による構成を示す回路図である。この実施例回路は、前記図4に示す第2の実施例回路の定電流源13、14と第1、第2の負荷15、16を具体化したものである。この実施例回路において、第1、第2の負荷15、16は、前記図5の回路の場合と同様に抵抗18、19によって構成されている。

【0038】また、2個の定電流源13、14は、基本的には上記図8の第5の実施例回路の場合と同様に構成されているが、基準電圧VrefとしてVDDを基準に得るようにしているため、図8の場合とはMOSトランジスタのチャネル型が逆となりかつ電源電位VDDと接地電位の接続関係が逆となっている。従って、この実施例回路において、定電流源に関し上記図8と対応する箇所には図8中の符号にダッシュ「」を付してその説明は省略する。

【0039】図10はこの発明に係る基準電圧回路の第7の実施例による構成を示す回路図である。この実施例回路は、前記図1に示す第1の実施例回路の定電流源13、14と第1、第2の負荷15、16を具体化したものであり、第1、第2の負荷15、16は、抵抗18、19によって構成されている。

【0040】この実施例回路において、前記2個の定電 流源13、14は3個のPチャネルMOSトランジスタ41~ 43、2個のNチャネルMOSトランジスタ44、45、1個 のPNP型のバイポーラトランジスタ46及び2個の抵抗 47、48によって構成されている。上記3個のPチャネル MOSトランジスタ41~43のソースは共にVDDに接続さ れ、また各トランジスタ41~43のゲートは共通に接続さ れ、さらにトランジスタ41のゲート、ドレインが接続さ れている。そして、トランジスタ42のドレインは前記バ イポーラトランジスタ11のエミッタに、トランジスタ43 のドレインは前記バイポーラトランジスタ12のエミッタ にそれぞれ接続されている。上記抵抗47の一端はVDDに 接続され、その他端にはバイポーラトランジスタ46のエ ミッタ及び抵抗48の一端がそれぞれ接続されている。上 記トランジスタ46のエミッタは接地電位に接続され、ベ ースは上記抵抗48の他端に接続されている。上記2個の NチャネルMOSトランジスタ44、45の各ドレインは上 記トランジスタ46のベース、上記MOSトランジスタ41 のゲート・ドレイン接続点にそれぞれ接続されている。 また、上記MOSトランジスタ44、45のソースは共に接 地電位に接続され、一方のMOSトランジスタ44のゲー ト、ソースが接続されている。

【0041】上記のように構成された定電流源も良く知られたものであり、抵抗47、48の値と2個のPチャネル MOSトランジスタ42、43の素子サイズに応じて前記電流値11、12の値が決定される。

【0042】図11はこの発明に係る基準電圧回路の第8の実施例による構成を示す回路図である。この実施例回路は、前記図4に示す第2の実施例回路の定電流源13、14と第1、第2の負荷15、16を具体化したものであり、第1、第2の負荷15、16は、前記図5の回路の場合と同様に抵抗18、19によって構成されている。

【0043】この実施例回路において、2個の定電流源13、14は、基本的には上記図10の第7の実施例回路の場合と同様に構成されているが、基準電圧VrefとしてVDDを基準に得るようにしているため、図10の場合とはMOSトランジスタのチャネル型及びバイポーラトランジスタの極性が逆となり、かつ電源電圧VDDと接地電位の接続関係が逆となっている。従って、この実施例回路において、定電流源に関し上記図10と対応する箇所には図10中の符号にダッシュ「′」を付してその説明は省略する。

【0044】図12はこの発明に係る基準電圧回路の第9の実施例による構成を示す回路図である。この実施例回路は、前記図1に示す第1の実施例回路の定電流源13、14と第1、第2の負荷15、16を具体化したものであり、第1、第2の負荷15、16は、抵抗18、19によって構成されている。

【0045】この実施例回路において、前記2個の定電流源13、14は3個のPチャネルMOSトランジスタ51~53と1個の抵抗54で構成されている。上記3個のPチャネルMOSトランジスタ51~53のソースは共にVDDに接続され、また各トランジスタ51~53のゲートは共通に接続され、さらにトランジスタ51のゲート、ドレインが接続されている。そして、トランジスタ51のドレインと接

地電位との間には抵抗54が接続され、トランジスタ52、53の各ゲートは前記バイポーラトランジスタ11、12の各エミッタにそれぞれ接続されている。

【0046】上記のように構成された定電流源は、トランジスタ51と52及びトランジスタ51と53それぞれからなる2個のカレントミラー回路も用いた良く知られたものであり、抵抗54の値と2個のP チャネルMOS トランジスタ52、53の素子サイズに応じて前記電流値 I1、I2の値が決定される。

【0047】図13はこの発明に係る基準電圧回路の第10の実施例による構成を示す回路図である。この実施例回路は、前記図4に示す第2の実施例回路の定電流源13、14と第1、第2の負荷15、16を具体化したものであり、第1、第2の負荷15、16は、前記図5の回路の場合と同様に抵抗18、19によって構成されている。

【0048】この実施例回路において、2個の定電流源13、14は、基本的には上記図12の第9の実施例回路の場合と同様に構成されているが、基準電圧VrefとしてVDDを基準に得るようにしているため、図12の場合とはMOSトランジスタのチャネル型が逆となり、かつ電源電位VDDと接地電位の接続関係が逆となっている。従って、この実施例回路において、定電流源に関し上記図12と対応する箇所には図10中の符号にダッシュ「1と付してその説明は省略する。

【0049】図14はこの発明に係る基準電圧回路の第11の実施例による構成を示す回路図である。この実施例回路は、前記図8に示す第5の実施例回路に対し、新たに演算増幅器38を追加し、バイポーラトランジスタ12のエミッタ電位をこの演算増幅器38に入力して安定化させ、前記演算増幅器17に供給するようにしたものである

【0050】ところで、上記各実施例回路ではPNP型もしくはNPN型のバイポーラトランジスタ11、12、21、22を用いるようにしている。そして、各実施例回路をCMOSプロセスを用いたCMOS型集積回路として構成する場合に、これらバイポーラトランジスタはCMOSプロセス上の寄生バイポーラトランジスタを利用することができる。このとき、PNP型のバイポーラトランジスタ11、12のコレクタは接地電位に、NPN型のバイポーラトランジスタ21、22のコレクタは電源電位にそれぞれ接続する必要がある。

【0051】図15は上記第1、第2、第5、第6、第7、第8、第9、第10及び第11の各実施例で使用されるバイポーラトランジスタ11、12もしくは21、22を寄生バイポーラトランジスタで構成する場合の素子構造の断面図であり、図15の(a)はPNP型を、(b)はNPN型をそれぞれ示している。

【0052】図15の(a)において、P型領域61内にはNウエル領域62とP<sup>+</sup> 領域63が形成される。上記Nウエル領域62内にはP<sup>+</sup> 型領域64とN<sup>+</sup> 領域65が形成され

る。そして、上記  $P^+$  型領域 64、  $N^+$  領域 65、  $P^+$  領域 63に PNP 型バイポーラトランジスタのエミッタ電極 E、ベース電極 B、コレクタ電極 C が接続される。

【0053】図150(b)において、N型領域71内にはPウエル領域72と $N^+$ 領域73が形成される。上記Pウエル領域72内には $N^+$ 型領域74と $P^+$ 領域75が形成される。そして、上記 $N^+$ 型領域74、 $P^+$ 領域75、 $N^+$ 領域73にNPN型バイポーラトランジスタのエミッタ電極E、ベース電極B、コレクタ電極Cが接続される。

【0054】図16は上記各実施例回路で使用される演算増幅器17の具体的な構成を示している。この演算増幅器17は、図示のように例えばアチャネルMOSトランジスタ81~85、NチャネルMOSトランジスタ86~88及び電流値設定用の抵抗89等で構成されている。このようなMOSトランジスタ構成の演算増幅器では、一般に正及び負の入力端子(V+)、(V-)に電流が流れることがないので、前記V1、V2は安定した値を保つことができる。

【0055】図17はこの発明に係る基準電圧回路の第12の実施例による構成を示す回路図である。この実施例の基準電圧回路は、前記図6の実施例回路の出力電圧 Vrefを2個の抵抗91、92で分割し、この分割された電圧を演算増幅器93と2個の抵抗94、95からなる増幅回路で増幅することにより、最終的な基準電圧 Vref ′の値を自由に設定できるようにしたものである。

【0.056】すなわち、この実施例回路において、抵抗91、92、94、95の値をR11、R12、R13、R14とし、R<math>12/ (R11+R12) の値を $\alpha$ 、R14/R13の値を $\beta$ とすると、Vref / は次式で与えられる。

 $Vref' = \alpha Vref + \beta \alpha Vref$ 

= Vref  $\alpha$  (1+ $\beta$ ) ... (6)

【0057】すなわち、この実施例では $\alpha$ 、 $\beta$ の調整によって出力電圧Vref ' の値を自由に設定することができる。ここでVref は先に説明したように安定した値なので、Vref ' の値も安定したものとなる。

#### [0058]

【発明の効果】以上説明したようにこの発明によれば、 基準電圧の値が素子のバラツキに影響されず、かつ温度 や電源電圧にも依存しない基準電圧回路を提供すること ができる。

## 【図面の簡単な説明】

【図1】この発明に係る基準電圧回路の第1の実施例による構成を示す回路図。

【図2】図1の実施例回路の第1、第2の負荷を具体化 した図。

【図3】図2の回路の特性図。

【図4】この発明に係る基準電圧回路の第2の実施例による構成を示す回路図。

【図5】図4の実施例回路の第1、第2の負荷を具体化 した図。 【図6】この発明に係る基準電圧回路の第3の実施例に よる構成を示す回路図。

【図7】この発明に係る基準電圧回路の第4の実施例に よる構成を示す回路図。

【図8】この発明に係る基準電圧回路の第5の実施例に よる構成を示す回路図。

【図9】この発明に係る基準電圧回路の第6の実施例に よる構成を示す回路図。

【図10】この発明に係る基準電圧回路の第7の実施例による構成を示す回路図。

【図11】この発明に係る基準電圧回路の第8の実施例による構成を示す回路図。

【図12】この発明に係る基準電圧回路の第9の実施例による構成を示す回路図。

【図13】この発明に係る基準電圧回路の第10の実施例による構成を示す回路図。

【図14】この発明に係る基準電圧回路の第11の実施例による構成を示す回路図。

【図15】上記各実施例で使用されるバイポーラトランジスタを寄生バイポーラトランジスタで構成する場合の素子構造の断面図。

【図16】上記各実施例回路で使用される演算増幅器の

具体的な構成を示す回路図。

【図17】この発明に係る基準電圧回路の第12の実施例による構成を示す回路図。


【図18】従来の基準電圧回路の回路図。

【図19】従来の基準電圧回路の回路図。


【符号の説明】

11, 12… P N P 型のバイポーラトランジスタ、13, 14… 定電流源、15…第1の負荷、16…第2の負荷、17…演算 増幅器、18, 19…抵抗、21, 22…NPN型のバイポーラ トランジスタ、23, 24…ダイオード、31~34…Pチャネ ルMOSトランジスタ、35、36…NチャネルMOSトラ ンジスタ、37…抵抗、31′~34′…NチャネルMOSト ランジスタ、35′、36′…PチャネルMOSトランジス タ、37' …抵抗、38…演算増幅器、41~43… P チャネル MOSトランジスタ、44、45…NチャネルMOSトラン ジスタ、46…PNP型のバイポーラトランジスタ、47, 48…抵抗、41′~43′…NチャネルMOSトランジス タ、44′, 45′…PチャネルMOSトランジスタ、46′ …NPN型のバイポーラトランジスタ、47',48'…抵 抗、51~53…PチャネルMOSトランジスタ、54…抵 抗、51'~53'…NチャネルMOSトランジスタ、54' …抵抗、91,92,94,95…抵抗、93…演算增幅器。


【図1】




【図2】




【図3】




【図4】





【図5】




【図13】 【図14】







## 【図19】



【手続補正書】

【提出日】平成5年4月2日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0019

【補正方法】変更

【補正内容】

[0019]

【数4】

 $\frac{R2}{2}$   $\frac{\partial VBE2}{\partial U} = \{1 + \frac{R2}{R^{1}}\} \frac{\partial VBE1}{\partial U} ----- \{3\}$  となる。 $\frac{\partial VBE2}{\partial U} = \{1 + \frac{R2}{R^{1}}\} \frac{\partial VBE1}{\partial U}$  ----- (3) の値を決定すれば、Vref の値は温度、電源電圧VDDの値に依存せず、一定になる。

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-250751

(43) Date of publication of application: 09.09.1994

(51)Int.Cl.

G05F 3/30 H03F 1/30

(21)Application number: **05-033674** 

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

23.02.1993

(72)Inventor: FUJII KAZUHITO

KITAGAWA NOBUTAKA

## (54) REFERENCE VOLTAGE CIRCUIT

(57) Abstract:

PURPOSE: To provide the reference voltage circuit which does not influenced by dispersion of elements and depends upon neither temperature

nor the source voltage.

CONSTITUTION: This reference voltage circuit is equipped with 1st and 2nd constant current sources 13 and 14 which have one-terminal sides connected to a power source potential VDD, a PNP type transistor(TR) 11 which has its base and collector connected to a ground potential and its emitter connected to the other terminal of the 1st constant current source 13, a PNP type TR 12 whose base and collector are connected to the ground potential and whose emitter is connected to the other terminal of the 2nd constant current source 14, an operational amplifier 17 which has plus and minus input and output terminals and whose plus input terminal is connected to the emitter of the TR 11, a 1st load 15 which is connected between the minus terminal of the operational amplifier 17 and the emitter of the TR 12, and a 2nd load 16 which is connected to the minus input terminal and output terminal of the operational amplifier.

